13.3.1.ＣＰＵのアップグレード：Quantitative System Performance

「13.3.ハードウェアの変更」の続きです。（目次はこちら）

13.3.1.ＣＰＵのアップグレード

　たぶん最も普通な構成変更は同じアーキテクチャのプロセッサのファミリ内でのＣＰＵのアップグレードだろう。幸い、これもまた待ち行列ネットワーク・モデルを用いて評価するのに最も簡単な変更のひとつでである。１つのファミリ内のプロセッサ間の相対命令実行レートは一般に、ベンダやユーザ・グループに知られており、公表されている。よって、主要パラメータ変更はＣＰＵサービス要求時間に、古いＣＰＵの処理レート（ $r_{OLD}$ ）の新しいもの（ $r_{NEW}$ ）に対する比をかけることである。

個々のクラス $c$ について

$D'_{c,CPU}\leftar\frac{r_{OLD}}{r_{NEW}}{\times}D_{c,CPU}$

ＣＰＵアップグレードの通常の副次効果は、可変オーバヘッドの変化である（セクション１３．５で考察される）。そのようなアップグレードにはしばしばメモリやＩ／Ｏ装置の追加が伴う（のちのサブセクションでこれらの変更を反映させる方法を提案する）。
　より速いＣＰＵを獲得するのではなく、二番目のプロセッサを獲得して密結合マルチプロセッサ・システムを形成することがときどき可能である。第１１章で検討したように、モデルのパラメータへの対応する主要な変更は、プロセッサ群を、２以上の客が存在する時に、１客しか存在しない時の約２倍のサービス・レートを持つＦＥＳＣとして表現することである。重要な副次効果はメモリや共有データ構造をアクセスする際のプロセッサ間の干渉である。この干渉によって、デュアル・プロセッサのキャパシティは、１個のプロセッサのキャパシティの２倍よりかなり小さくなる。もし適切な測定データが利用可能であれば、ＦＥＳＣのサービス・レートは干渉の程度を反映して設定出来る。セクション１３．６の例は１プロセッサからデュアル・プロセッサへの変更を扱う。