エリア間ロット配置：最短インターサイクルタイム

ＩＳＳＭのホームページのここに掲載されている論文概要の抜き出しです。

MC O MC-O-048
Cross Area Lot Arrangement : Shortest Inter Cycle Time
Yih-Yi Lee
TSMC
Wafer fabrication is the most complex process in Semiconductor Manufacturing Industry which includes the reentrant events, process queue time limitation and batch run dispatching.. The paper demonstrates a feasible dispatching algorithm -shortest inter cycle time- to balance WIP and shorten lots cycle time among production areas dynamically. It, embedded in our real-time dispatching mechanisms, is proved to reduce 32.5% waiting time compared to as-is method in real practice (not resulting from simulation models).

MC O MC-O-048
エリア間ロット配置：最短インターサイクルタイム
Yih-Yi Lee
TSMC
ウェハ・ファブリケーション（＝ファブ）は半導体製造産業の中で最も複雑なプロセスであり、それは再帰するイベントや、プロセス待ち時間制限やバッチ処理ディスパッチング・・を含む。この論文は、製造エリアの間で動的にＷＩＰのバランスをとり、ロット・サイクルタイムを短縮するための、実現可能なディスパッチング・アルゴリズム（最短インターサイクルタイム）を提示する。それは我々のリアルタイム・ディスパッチング・メカニズムに組み込まれ、（シミュレーション・モデルの結果ではなく）実際の作業において従来と比べて３２．５％の待ち時間短縮を証明した。